基本情報

所属
適応システム学講座
職位
教授, コンピュータ工学部門長
E-Mail
benab@u-aizu.ac.jp
Webサイト
http://www.u-aizu.ac.jp/~benab/

教育

担当科目 - 大学
- コンピュータアーキテクチャ
- コンピュータシステム入門
- 並列計算機システム
担当科目 - 大学院
- 高度なコンピュータ構築,
- 組込みリアルタイムシステム ,
- 並列コンピューティングと分散コンピューティング

研究

研究分野
Fault-tolerance and Robustness; Emerging Interconnect Technologies for Multi-core Architectures;
Neuro-inspired Architectures/Chips; AI and Machine Learning Systems; Ultra-low power Embedded and Multicore SoCs
略歴
  • 2002.4 研究員、東京電気通信大学
  • 2007.4 助教授、東京電気通信大学
  • 2007.10 助教授、会津大学
  • 2011.4 准教授、会津大学
  • 2010-2016 客員教授、华中科技大学
  • 2012.4 上級准教授、会津大学
  • 2010-2013, 客員教授、香港科技大学
  • 2014.4 教授、会津大学
  • 2014.4 コンピュータ工学部門長, 会津大学
学位・資格
  • 1994.6 学部、华中科技大学
  • 1997.6 博士前、华中科技大学
  • 2002.3 博士、東京電気通信大学
現在の研究課題
ニューロモルフィックコンピューティングシステム:特定用途向けハードウェアと組み込みFPGAチップを使用して、大規模でスケーラブルなニューロモルフィック実装を構築する。
研究内容キーワード
- 適応/自己組織化システム
- システムオンチップ
- 並列アーキテクチャのための新しい相互接続技術
- 電力と信頼性を重視したアーキテクチャ
- ニューロモルフィックエンジニアリング
所属学会
-ACM シニア会員 -IEEE シニア会員 -IEICE(電子情報通信学会) 正会員

パーソナルデータ

趣味
歴史的な場所の閲覧と訪問.
子供時代の夢
学校の先生になる!
これからの目標
人類全体に利益をもたらす優れた研究成果を達成する。
座右の銘
シンプルがベストです!
愛読書
"You Can Heal Your Life"
学生へのメッセージ
集中と組織は、あなたの研究の成功の鍵です。
その他

主な研究

Low-power event-driven adaptive neuromorphic processing system for autonomous cognitive behavior

Artificial intelligence (AI) has many applications in today's society, including robots intelligence, traffic control, data analytics, image recognition, and speech understanding. The growing size and complexity of AI Algorithms require high-performance computation and memory resources. Application-specific hardware and emerging devices/systems are needed to achieve orders of magnitude improvement in performance and energy efficiency of AI algorithms.
The goal of this project is to research and develop algorithms, architectures, and digital implementations of spiking neural networks technology that will have a big impact on IoTs, robotics, as well as prosthetic devices. The approach is to develop a robust, real-time, and low-power neuro-inspired solutions targeted for full-custom system-on-chip integration and featuring the followings: (1) adaptive configuration method which enables reconfiguration of different network parameters (spike weights, routing, hidden layers, topology, etc.), (2) a mixture of different deep neural network topologies, (3) an efficient fault-tolerant spike routing algorithm, and (4) online learning mechanism. To demonstrate the performance of our processors/systems, an FPGA implementation shall be developed. Besides, a VLSI implementation shall be established.

この研究を見る

主な著書・論文

[1] Book: Abderazek Ben Abdallah (Author), ”Advanced Multicore Systems On-Chip: Architecture, On-Chip Network, Design”, Publishers: Springer; 1st ed, 2017, ISBN-13: 978-9811060915, ISBN-10: 98110609162017.

[2] The H. Vu,Yuichi Okuyama, Abderazek Ben Abdallah, “Comprehensive Analytic Performance Assessment and K-means based Multicast Routing Algorithms and Architecture for 3D-NoC of Spiking Neurons,” ACM Journal on Emerging Technologies in Computing Systems (JETC), Vol. 15, No. 4, Article 34, October 2019. doi: 10.1145/3340963

[3] The Vu, Ogbodo Mark Ikechukwu, Abderazek Ben Abdallah, ''Fault-tolerant Spike Routing Algorithm and Architecture for Three Dimensional NoC-Based Neuromorphic Systems,'' IEEE Access, Vol 7, pp. 90436-90452, 2019, DOI: 10.1109/ACCESS.2019.2925085

[4] Khanh N. Dang, Akram Ben Ahmed, Yuichi Okuyama, and Abderazek Ben Abdallah, ”Scalable Design Methodology and Online Algorithm for TSV-cluster Defects Recovery in Highly Reliable 3D-NoC Systems”, IEEE Transactions on Emerging Topics in Computing, 2017 (in press). DOI: 10.1109/TETC.2017.2762407.

[5] Khanh N. Dang, Akram Ben Ahmed, Xuan-Tu Tran, Yuichi Okuyama, Abderazek Ben Abdallah, ”A Comprehensive Reliability Assessment of Fault-Resilient Network-on-Chip Using Analytical Model”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 25, Issue: 11, pp. 3099 – 3112, Nov. 2017. DOI:10.1109/TVLSI.2017.2736004.

Complete list of publications: http://www.u-aizu.ac.jp/~benab/publications.html