基本情報

所属
適応システム学講座
職位
教授, コンピュータ工学部門長
E-Mail
benab@u-aizu.ac.jp
Webサイト
http://adaptive.u-aizu.ac.jp/?page_id=990

教育

担当科目 - 大学
- コンピュータシステムの紹介
- 並列計算機システム
担当科目 - 大学院
- 高度なコンピュータ構築,
- 組込みリアルタイムシステム ,
- 並列コンピューティングと分散コンピューティング

研究

研究分野
Fault-tolerance and Robustness; Emerging Interconnect Technologies for Multi-core Architectures;
Neuro-inspired Architectures/Chips; AI and Machine Learning Systems; Ultra-low power Embedded and Multicore SoCs
略歴
  • 2002.4 研究員、東京電気通信大学
  • 2007.4 助教授、東京電気通信大学
  • 2007.10 助教授、会津大学
  • 2011.4 准教授、会津大学
  • 2010-2016 客員教授、华中科技大学
  • 2012.4 上級准教授、会津大学
  • 2010-2013, 客員教授、香港科技大学
  • 2014.4 教授、会津大学
  • 2014.4 コンピュータ工学部門長, 会津大学
学位・資格
  • 1994.6 学部、华中科技大学
  • 1997.6 博士前、华中科技大学
  • 2002.3 博士、東京電気通信大学
現在の研究課題
Neuro-Inspired Architecture/Chip with Fault-tolerant Scalable Interconnect for Learning in Networks of Spiking Neurons
研究内容キーワード
-フォールト・トレランスとロバストネス

-マルチコアアーキテクチャのための新しい相互接続技術

-ニューロコンピューティングアーキテクチャ/チップ

-人工知能と機械学習システム

- 超低消費電力の組み込みマルチコアSoCs
所属学会
-ACM シニア会員 -IEEE シニア会員 -IEICE(電子情報通信学会) 正会員

パーソナルデータ

趣味
歴史的な場所の閲覧と訪問.
子供時代の夢
学校の先生になる!
これからの目標
人類全体に利益をもたらす優れた研究成果を達成する。
座右の銘
シンプルがベストです!
愛読書
"You Can Heal Your Life"
学生へのメッセージ
集中と組織は、あなたの研究の成功の鍵です。
その他

主な研究

新たなAIアプリケーションのための認知ニューラルネットワークハードウェア用アクセラレータと同チップの開発

In recent years, neuroscience research has revealed a great deal about the structure and operation of individual neurons, and medical tools have also revealed a great deal about how neural activity in the different regions of the brain follows a sensory stimulus. Moreover, the advances of software-based Artificial Intelligence (AI) have brought us to the edge of building brain-like functioning devices and systems overcoming the bottleneck of the conventional von Neumann computing style. The neuro-inspired technology based on spiking neural network (SNN) is one of the efficient solutions for brain-inspired cognitive computing in both learning and inference tasks. Hardware implementations of spiking neural network systems are power-efficient and effective methods to provide cognitive functions on a chip compared with the conventional stored-program computing style. Energy-efficient devises/accelerators for neural-networks are needed for power-constrained devices, such as smartphones, drones, robots, and autonomous-driving cars. We are investigating energy-efficient devices and accelerators for NNs on FPGA and ASIC. We are also investigating how to map the latest deep learning algorithms to application-specific hardware and emerging devices/systems to achieve orders of magnitude improvement in performance and energy efficiency.

この研究を見る

主な著書・論文

[1] Book: Abderazek Ben Abdallah (Author), ”Advanced Multicore Systems On-Chip: Architecture, On-Chip Network, Design”, Publishers: Springer; 1st ed, 2017, ISBN-13: 978-9811060915, ISBN-10: 98110609162017.

[2] Khanh N. Dang, Akram Ben Ahmed, Yuichi Okuyama, and Abderazek Ben Abdallah, ”Scalable Design Methodology and Online Algorithm for TSV-cluster Defects Recovery in Highly Reliable 3D-NoC Systems”, IEEE Transactions on Emerging Topics in Computing, 2017 (in press). DOI: 10.1109/TETC.2017.2762407.

[3] Khanh N. Dang, Akram Ben Ahmed, Xuan-Tu Tran, Yuichi Okuyama, Abderazek Ben Abdallah, ”A Comprehensive Reliability Assessment of Fault-Resilient Network-on-Chip Using Analytical Model”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 25, Issue: 11, pp. 3099 – 3112, Nov. 2017. DOI:10.1109/TVLSI.2017.2736004.

[4] Achraf Ben Ahmed, Tsutomu Yoshinaga, Abderazek Ben Abdallah, “Scalable Photonic Networks-on-Chip Architecture Based on a Novel Wavelength-Shifting Mechanism”, IEEE Transactions on Emerging Topics in Computing, 2017 (in press). DOI: 10.1109/TETC.2017.2737016

[5] A. Ben Abdallah, A. Canedo, T. Yoshinaga, and M. Sowa, The QC-2 Parallel Queue Processor Architecture”, Journal of Parallel and Distributed Computing, Vol. 68, No. 2, pp. 235-245, 2008.


Complete list of publications: http://adaptive.u-aizu.ac.jp/?page_id=739